在模擬CMOS集成電路設(shè)計(jì)中,共漏跟隨器(Common-Drain Amplifier),也常被稱為源極跟隨器(Source Follower),是一種應(yīng)用極為廣泛的基本電路單元。它以其高輸入阻抗、低輸出阻抗、接近單位增益的電壓緩沖特性,在信號隔離、驅(qū)動低阻抗負(fù)載和電平移位等場景中扮演著關(guān)鍵角色。本篇將深入探討其工作原理、核心特性以及仿真設(shè)計(jì)中的要點(diǎn)。
一、 基本結(jié)構(gòu)與工作原理
共漏跟隨器的基本結(jié)構(gòu)由一個NMOS或PMOS晶體管構(gòu)成。以NMOS為例,其柵極(G)作為信號輸入端,漏極(D)通常連接到電源VDD,而源極(S)則作為信號輸出端,并通過一個電流源或電阻(作為有源負(fù)載)連接到地。信號從柵極輸入,從源極輸出,漏極是輸入與輸出的公共端,故得名“共漏”。
其工作原理基于MOSFET的飽和區(qū)特性。當(dāng)輸入電壓VIN變化時(shí),柵源電壓VGS隨之變化,從而調(diào)制了溝道電流。該電流流經(jīng)源極負(fù)載,產(chǎn)生變化的輸出電壓VOUT。由于VOUT ≈ VIN - VGS,且VGS在器件導(dǎo)通時(shí)基本保持相對恒定(閾值電壓VTH加上一定的過驅(qū)動電壓),因此輸出電壓VOUT緊密“跟隨”輸入電壓VIN,增益略小于1。
二、 核心特性分析
- 電壓增益:理想情況下,小信號電壓增益Av ≈ gm (ro // RL) / (1 + gm (ro // RL)),其中g(shù)m為晶體管的跨導(dǎo),ro為輸出電阻,RL為負(fù)載電阻。由于分母中的“1”,增益恒小于1,通常非常接近1(例如0.8-0.9)。增益的大小直接取決于gm和負(fù)載。
- 輸入與輸出阻抗:
- 輸入阻抗:極高,本質(zhì)上主要是柵氧化層的電容(Cgs, Cgd),對直流和低頻信號近乎開路,這是其作為優(yōu)秀緩沖器的關(guān)鍵。
- 輸出阻抗:較低,小信號輸出電阻Rout ≈ 1/gm // ro // RL。通過增大晶體管的跨導(dǎo)gm,可以有效降低輸出阻抗,增強(qiáng)其驅(qū)動能力。
- 線性度與信號擺幅:共漏級的線性度相對較好,但并非完美。其輸出擺幅受到限制:對于NMOS源極跟隨器,輸出電壓最高可達(dá)VDD,最低則受到晶體管保持飽和所需的最小VDS(即過驅(qū)動電壓)以及偏置電流源電壓裕度的限制,通常無法真正到達(dá)地電位。
- 電平移位:輸出電壓相對于輸入電壓存在一個直流偏移,其值大約為VGS。這在需要直流電平移位的電路中是一個有用的特性,但也可能是不希望出現(xiàn)的。
三、 仿真設(shè)計(jì)與優(yōu)化要點(diǎn)
在實(shí)際的CMOS設(shè)計(jì)流程中,仿真驗(yàn)證至關(guān)重要。對于共漏跟隨器,仿真設(shè)計(jì)通常關(guān)注以下幾點(diǎn):
- 偏置點(diǎn)設(shè)計(jì):確保晶體管在預(yù)期的整個輸入電壓范圍內(nèi)工作在飽和區(qū)。這需要通過DC分析,合理設(shè)置偏置電壓和電流源(或有源負(fù)載)的值。
- 增益與帶寬仿真:通過AC小信號分析,直接測量電壓增益的幅值與相位,驗(yàn)證其是否接近1且平坦。觀察-3dB帶寬,其高頻特性受負(fù)載電容和晶體管的寄生電容(如Cgs)形成的極點(diǎn)限制。
- 瞬態(tài)分析與大信號特性:進(jìn)行瞬態(tài)仿真(Transient Analysis),輸入一個大幅值信號(如正弦波或方波),觀察輸出波形是否良好跟隨輸入,并評估其壓擺率、建立時(shí)間以及由于非線性引起的失真。這能直觀反映其作為緩沖器的實(shí)際性能。
- 輸出阻抗測量:可以在輸出端施加一個測試交流電壓源,通過AC分析測量流入的電流來計(jì)算輸出阻抗,驗(yàn)證其驅(qū)動能力。
- 噪聲與功耗分析:共漏級本身噪聲貢獻(xiàn)較小,但在精密應(yīng)用中仍需評估。其靜態(tài)功耗由偏置電流決定,需要在性能與功耗之間取得平衡。
- 工藝角與蒙特卡洛分析:考慮到制造工藝的波動(PVT:工藝、電壓、溫度),必須在不同工藝角(FF, TT, SS等)和溫度下進(jìn)行仿真,確保電路在所有條件下均能正常工作。蒙特卡洛分析有助于評估性能參數(shù)的統(tǒng)計(jì)分布。
四、 典型應(yīng)用
共漏跟隨器很少單獨(dú)作為增益級使用,但作為構(gòu)建模塊不可或缺:
- 輸出緩沖級:驅(qū)動片外大電容或低阻抗負(fù)載。
- 輸入緩沖級:為高阻抗信號源(如傳感器)提供接口。
- 模擬電壓總線驅(qū)動。
- 在運(yùn)算放大器中,作為輸出級或中間緩沖級。
結(jié)論
共漏跟隨器是模擬CMOS設(shè)計(jì)工程師工具箱中的一項(xiàng)基礎(chǔ)而強(qiáng)大的工具。深入理解其工作原理、熟練掌握其特性分析與仿真方法,是設(shè)計(jì)高性能、高魯棒性模擬集成電路的基石。通過精心設(shè)計(jì)和系統(tǒng)仿真,可以充分發(fā)揮其阻抗變換和電壓緩沖的優(yōu)勢,服務(wù)于更復(fù)雜的系統(tǒng)架構(gòu)。